# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### The Delphi n Integrated View

**Buy Now:** 

PDF | More choices...

Tools: Add to Work File: Create new

View: INPADOC | Jump to: Top

Go to: Derwent...

Title:

JP59006581A2: SEMICONDUCTOR NONVOLATILE MEMORY DEVICE

Country:

JP Japan

Α

Kind:

Inventor:

**MATSUO RYUICHI:** 

Assignee:

MITSUBISHI ELECTRIC CORP

News, Profiles, Stocks and More about this company

Published / Filed:

1984-01-13 / 1982-07-02

Application

JP1982000115932

Number:

IPC Code:

H01L 29/78; G11C 17/00; H01L 31/02;

**Priority Number:** 

1982-07-02 JP1982000115932

Abstract:

PURPOSE: To enable to protect information from unintended irradiation of ultraviolet rays at least at the following part by a method wherein a part is wrapped with a shield film which does not transmit ultraviolet rays in an EEPROM which can perform electrical write and erase.

CONSTITUTION: The titled device is composed of an n type drain impurity diffused region 2 and an n type source impurity diffused region 3 which are formed at the main surface part of a p type si substrate 1 at a fixed interval each other, an SiO2 film 4 formed on the surfaces thereof, a floating gate conductor layer 5 so buried in this SiO2 film 4 as to pass from above the drain 2 through above the substrate 1 between the drain 2 and the source 3 and then reach above the source 3, a tunnel SiO2 film 6 between the end part on the drain 2 side of the floating gate 5 and the drain 2, a control gate conductor layer 7 so buried in the SiO2 film 4 as to be located above the floating gate 5, and the shield film 9 composed of a substance which shields the ultraviolet ray 8.

COPYRIGHT: (C)1984, JPO& Japio

Family:

None

Go to Result Set: Forward references (2)

Forward References:

Buy PDF	Patent	Pub.Date	Inventor	Assignee	Title
	<u>US5440510</u>	1995-08-08	Caprara; Paolo	SGS-Thomson Microelectronics, S.R.L.	Integrated circuit entirely pragainst ultraviolet rays
	<u>US4758984</u>	1988-07-19	Yoshida; Masanobu	Fujitsu Limited	Semiconductor memory de including read only memor for storing fixed information

Other Abstract

CHEMABS 100(18)149579M

Info:

#### (JP) 日本国特許庁 (JP)

①特許出願公開

### ⑩公開特許公報(A)

昭59—6581

f) Int. Cl.<sup>2</sup>
H 01 L 29/78
G 11 C 17/00
H 01 L 31/02

職別記号 101 庁内整理番号 7514--5F 6549--5B

7021-5F

❷公開 昭和59年(1984)1月13日

発明の数 2 審査請求 未請求

(全 7 頁)

#### **3)半導体不揮発性記憶装置**

②特 顧 昭57-115932

②出 頭

图57(1982)7月2日

**砂発 明 者 松尾龍一** 

伊丹市瑞原 4丁目1番地三菱電

機株式会社北伊丹製作所内

切出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

切代 理 人 弁理士 葛野信一

外1名

明 細 1

1. 発明の名称

半導体不揮発性記憶装置

#### 2. 特許請求の範囲

(1)電気的に情報の書き込みおよび前去が可能な 電界効果メモリトランジスタをマトリックス状に 配列してなる配貨業子を備えた半導体不揮発性配 貸装置において、電界効果メモリトランジスタの 少なくとも1個を紫外線を透過させないしゃへい 膜で包み込んだことを特徴とする半導体不揮発性 配像装置。

(2)電界効果メモリトランジスタが、半導体基板上に絶縁された電荷蓄積可能な浮遊ゲートと制御ゲートとを備えた浮遊ゲート型の電界効果メモリトランジスタであることを特徴とする特許請求の範囲第1項記載の半導体不揮発性記憶装置。

(3)電界効果トランジスタが、半導体基板上に薄いシリコン酸化膜を介して形成されたシリコン盤 化膜を備えたMNOS型の電界効果メモリトランジスタであることを特徴とする 許請求の範囲第1

#### 項記載の半導体不揮発性記憶装置。

(4)電気的に情報の書き込みおよび前去が可能でかつ家外線を透過させないしゃへい膜で包み込むととにより紫外線照射による消去を不能にした電界効果メモリトランジスタと、電気的な消去が不能で紫外線照射によつてのみ消去可能な PAMOS 型の電界効果メモリトランジスタとを同一半導体基板上に混在させてマトリンクス状に配列してなる配像条子を備えた半導体不揮発性配像装置。

(5) 紫外線照射による荷去を不能にした電界効果メモリトランジスタと、 FAMOS 型の電界効果メモリトランジスタとを、それぞれ特定の行または残アドレスを有するメモリエリアに区分して配列し、特定のアドレス入力信号によりいずれか一方のトランジスタ群を選択できるようにしたことを特徴とする特許市水の範囲第4項記載の半導体不揮発性記憶装置。

(6)紫外線照射による消去を不能にした電界効果 メモリトランジスタと、 FAMOS 型の電界効果メモ リトランジスタとを、それぞれ特定のデータ入出

特局昭59-G581(2)

力端子に対応するメモリエリアに区分して配列したとを特徴とする特許請求の範囲第4項記載の 半導体不揮発性記憶装置。

#### 3. 発明の詳細な説明

との発明は、情報の電気的 き込みかよび電気 的情去が可能を半導体不揮発性記憶装置に関する ものである。

との種の半導体不揮発性記憶装置としては、従来互いに絶縁された電荷蓄積可能な序遊ゲートと 制御ゲートとを有する浮遊ゲート型の EEPROM (Blectrically Brasable and Programable Read Only Memory) かよびいわゆる MNOS(Metal Nitrid Oxide Semiconductor) 型の BEPROM があり、近年 非常に注目を浴びている。

しかしながら、とれらの BEPROM は、いずれも 民知の紫外線照射消去型 FAMOS (Floating Gate Avalanche Injection MOS) トランジスタを用いた BPROM (Brasable and Programable Read Only Memory) と同様に、紫外線もしくは紫外線域に近 い故長の光(以下単に紫外線という)の照射によ

この発明は、以上のような状況に無みてなされたものであり、その目的は、電気的な書き込みかよび消去が可能な浮遊ゲート型 BBPROM もしくは MNOS 型 BRPROM において紫外線の照射にかかわらず情報の保存が可能な半導体不揮発性記憶装置を提供することにある。

このような目的を達成するために、この発明は、マトリクス状に配列したメモリトランジスタの少なくとも1個を紫外線を透過させないしゃへい膜で包み込んだものである。以下、図示する実施例を用いてこの発明を詳細に説明する。

第1図はとの発明に係る半導体不揮発性記憶装置を構成するメモリセルの一例を示す側断面図である。との例は、浮遊ゲート型のロチャンネル形 BBPROM のメモリセルの構成例を示したものであり、 P形シリコン基板 (1)、 との基板 (1)の主面部に互いに所定間隔をかいて形成された n 形ドレイン不純物拡散領域 (以下ドレインという)(2) かよび n 形ソース不純物拡散領域 (以下ソースという)(3)、とれらの表面上に形成された 8103膜

つて情報が前去される性質を有している。

とのため、ウェハ製造袋のウェハ状態における き込みおよび脱出し試験は少なくとも常外線を しやへいするようにして行なわなければならない という欠点があづた。

また、従来紫外離照射情去型の EPROM の ICパッケージは紫外線透過ガラス等からなる窓を備え、この窓から紫外線を照射することによりチップ上の全情報が清去されるように構成されてかり、他方上述したような BEPROM ではこのような窓物でではこのような窓物でではこのような窓りではこのような窓りではこのような窓りでは、今後でチップを包み込んだ構成を有している紫外線照射情去型の FAMOS メモリを管気的に容易に情報の清去が可能な BEPROM とを同一テップ上で組み合わせて用いようとする場合、紫外線照射用の窓を設けて FAMOS メモリを消去してテップ上で組み合わせて用いようとする場合、紫外線照射用の窓を設けて FAMOS メモリを消去ししますれば、常に同時に BEPROM も消去されて使うとすれば、常に同時に BEPROM も消去されて使うとができない。

(4)、との 8108 膜 (4) の内部にドレイン (2) の上 方からドレイン(2) かよびソース(3)間の基板(1) の上方を通つてソース (3) の上方に達するよりに 細数されたフローテイングゲート導電休層(以下 浮遊ゲートという ) (5) 、浮遊ゲート (5) のドレ イン (2) の何の蟾部とドレイン (2) との間のトン ネル 8108膜 (6) 、 8108膜 (4) の内部に浮遊ゲート (5)の上方に位置するように埋設された制御ゲー ト導電体層(以下制御ゲートという)(7) および 紫外線 (8) をしやへいする物質からなるしゃへい 膜(9)から構成される。なお、ドレイン(2)と浮 遊ゲート (5) との間のトンネル 8i0s膜 (6) は、そ の農厚を上記ドレイン (2) と召遊ゲート (5) との 間でトンネル現象が生じ得るように 10~300Å 程 度に設定すると共に、この部分以外の浮遊ゲート (5) の直下にかける 8103膜 (4) の膜厚はトンネル 現象が生じないように 500Å 以上に設定してある。 また、制御ゲート (7) と浮遊ゲート (5) とは、両 者間でトンネル現象が生じない程度の間隔をおい て配置してある。

持衛昭59-6581(3)

上記構成にかいて、浮遊ゲート(5)に電子を充電することを書き込みといい、浮遊ゲート(5)から電子を放出することを消去という。

そこで先ず、書き込みは、ドレイン(2)、ソース(3) およびり形シリコン基板(1) を接地し、トンネル 810\*膜(6) にトンネル現象を生じさせるのに必要な大きさの電界が発生するように、基板(1) に対して正の電圧を制御ゲート(7) に印加することにより、電子が基板(1) からトンネル現象によりトンネル 810\* 膜(1) からトンネル現象によりトンネル 810\* 膜(6) を通り抜けて浮遊ゲート(5) に注入され、この注入電子によつて浮遊ゲート(5) が充電されて書込みが完了する。この浮遊ゲート(5) を充電した電子は、浮遊ゲート(5) が 810\*膜(4) によつて取り囲まれているために、制御ゲート(7) に印加した正の電圧を取り除いた後も浮遊ゲート(5) に保持される。

次に電気的消去は、制御ゲート(7),ソース(3) かよび p 形シリコン基板(1)を接地し、トンネル 8i0a膜(6)においてトンネル現象を生じさせるに

また、書き込まれた情報の読み出しは浮遊ゲート(5) に電子が蓄積されているか否かによつて制御ゲート(7) のしきい値電圧が変化するととを利用して行なう。即ち、この電圧の変化に基くドレイン(2) かよびソース(3) 間に流れる電流のオン状態・オフ状態の違いによつて、"1"と"0"との論理信号を得るととができる。

とのように情報の電気的書込み、脱出しかよび 電気的情去は従来と同様の動作により行なわれる。 しかしながら、これに紫外線(8)が照射されても、 紫外線(8)はしやへい膜(9)にしゃへいされて浮

遊ゲート(5) に到達するととなく、浮遊ゲート(5) の内部の電荷は安定に保持される。即ち、従来のものと異なり、予期しない、あるいは意図的な紫外線の照射によつて情報が消去されることはない。

しやへい膜(9)を構成する物質は、例えばモリブデン等の導電物質でも絶縁物質でも、紫外線をしやへいする物質であればよく、例えば第2図に示すように、トランジスタ領域を導電物質からなるしやへい膜(9a)とり形シリコン基板(1)との接触面に集外線(8)をしやへいする絶縁物質からなるしやへい膜(9b)を介在させた構造としても良い。なお、このように絶縁性のしゃへい膜(9c)を介在させることにより、基板(1)と導電性のしゃへい膜(9a)との間に電流が流れて維音の原因となるおそれを回避できる。

次に、第3図は、同一半導体チップに上述したような紫外線照射で商去されない BEPROM と紫外線照射消去型の EPROM とを混在させたメモリを備えたとの発明の一実施例を示すプロック図である。

同図において、メモリ (11)は、A0 ~ A10 の1 1本のアドレス入力がありかつデータ入出力端子 (12)が1個であるから 2<sup>11</sup>×1≃2048ピットの記憶 容量を有している。A0 ~ A10のアドレス入力信号として与えられた信号はアドレス入力パッファ (13)を介して行アドレスデコーダ (14)および列アドレスデコーダ (15)でデコードされ、メモリ (11)の 5の容量 1ピットの所定のメモリアドレスを 選択する。

マトリックス状に配列されたメモリセルトランジスタからなるメモリ (11)は、紫外線照射で消去 可能な FAMO8 トランジスタからなる第 1 のメモリエリア (11e)と、本発明による紫外線照射で消去 不可能な RRPROM からなる第 2 のメモリエリア (11b) ( 斜線部分 ) とによつて構成され、阿エリアは互いにその列アドレスを長にしている。 従つて、列アドレス入力信号を "H" もしくは "L" にすることにより、 どちらか一方のメモリエリアを選択する ことができる。

第1のメモリエリア (11a) はセンスアンプを含

特開昭59-6581(4)

セリード・ライトコントロール回路 (16) に接続されてかり、リード・ライト信号端子 (17) に入力されるリード・ライト信号により読み出し、 き込みモードが選択される。また、パッフアを含むデータ入出力回路 (18)を介してデータ入出力端子 (12) と接続される。

また、第2のメモリエリア (11b) は、リード・ ライト・コントロール回路 (16) かよびデータ入出 力回路 (18)を介しでデータ入出力端子 (12) に接続 されると共に、消去・リード・ライトコントロー ル回路 (19)を介して消去信号端子 (20) かよびリー ド・ライト信号端子 (17) に接続されている。

次に、上記構成の動作について説明すると、先 ず、アドレス入力 A® ~ A® を設定し、データ入出 力増子 (12)から任意のデータ "1" または "0" を入 力すると共にリード・ライト信号を書き込みモー ドにすることにより、所定のメモリアドレスに任 意のデータ "0" または "1" が書き込まれる。

統分出し時には、アドレス入力 A0 ~ A10を設定 すると共にリード・ライト信号を統み出しモード

基板上に実装した状態で電気的信号によつて書き 換えを行なりことができる。

更に、PAMOS メモリエリアの情報は紫外線を照射するととによつて消去されるが BEPROM エリアの情報は紫外線によつては消去されない。従つて、紫外線照射で消去を行なり場合には、消去されたくない情報を予め BEPROM エリアに記憶させておけば保存が可能である。

なか、上述した実施例においてはメモリトランジスタを10行2列のマトリックス構成とし、A20の列アドレス入力信号によつて紫外線で消去できる PAMO8 メモリエリアと紫外線で消去できない BEPROM エリアとを遇別できるようにしたが、 この発明はこれに限定されるものではなく、いかなる行または列のアドレス信号によつて遇別できるようにしても良いことは勿論である。

第4図は、この発明の他の実施例を示すプロック図である。即ち、本実施例では、メモリ (21)を それぞれデータ入出力端子 (22a) (22b) に対応す る2つのエリアに区分し、センスアンプ (23a) お とすることにより、所定のメモリアドレスから書 き込まれていたデータを示す"1"もしくは"0"の 号がセンスアンプかよび出力パッファを介して データ入出力婦子(12)に出力される。

次に情去は、BRPROM からなる第2のメモリエリア (11b) については、情去信号端子 (20)に情去信号を与え情去・リード・ライトコントロール団路 (19)を作動させることにより電気的に行なうことができる。 PAMOS トランジスタからなる第1のメモリエリア (11a) については、紫外線を服射することによつて情去できるが、この時第2のメモリエリア (11b) に書込まれた情報はしゃへい腹が紫外線をしゃへいするために消去されずに保存される。

従つて、上述した構造の不揮発性配像装置をシステム基板上に実装した場合など、頻繁に書き換えを必要としない情報は前述したように BEPROM に比べて数倍程度保持特性のすぐれた FAMOS メモリエリアに配慮させておき、頻繁に書き換えを行なう情報は BBPROM エリアに配慮させ、システム

よびデータ入出力回路(24a)を介してデータ入出力増子(22a)に接続された第1のメモリエリア(21a)を紫外線照射で消去可能な FAMOS トランジスタで、センスアンプ(23b)かよびデータ入出力回路(24b)を介してデータ入出力増子(22b)に接続された第2のメモリエリア(21b)(斜線部分)を紫外線しやへい膜を設けて情去不能にしたBRPROMで構成してあり、利用者は各情報をその性質の違いにより区分して各入出力増子から各メモリエリアに書き込みかつそれを読み出すことができる。

なお、上述した実施例は2つのデータ入出力端子とそれぞれに対応した2つのメモリエリアを有する例であるが、より多数の入出力端子およびそれに対応するメモリエリアを設ける場合に、それらのうちのいずれか複数のメモリエリアを紫外線で消去で消去されないBEPROMで、残りを紫外線で消去可能をPAMOSトランジスタによつて構成しても良いことは勿論である。

また、上述した実施例では浮遊ゲート型の BRPROM を用いた場合についてのみ説明したが、との発明

はこれに限定されるものではなく MNO8 型のREPROM を用いても何様に検成し、同様の効果を得るとと ができる。第5図にとのようなメモリセルの一例 を示す。即ち、同図において、ヵ形シリコン基板 (31)に積層した p 形 シリコン 基板 (1) の 表面上に 形成された 8i0i膜(4) の内部に、ドレイン(2) の 上方からソース(3)の上方にかけて10~50A程度 の専いトンネル 8i0s 版(6) を介して 300~600Å程度 の厚い登化膜 (32)とゲート (33)が細数されている が、トンネル 8104膜 (6) および登化膜 (32)ならび にゲート (33)はそれぞれ第 1 図のトンネル 8i0s 裏 (6) および浮遊ゲート(5) ならびに制御ゲート(7) に相当する。その他、しゃへい膜 (9) など第1図 と同一配号は同様の部分を示し、第1図のものと 全く同様の作用を行なり。阿様に第6図に示すよ かにしゃへい族を導電性のしゃへい族(虫)と絶縁 性のしゃへい膜(96)とで構成した場合にも、第2 図に示したものと阿様の作用、効果を示す。

以上説明したように、との発明によれば、電気 的に書き込みおよび済去を行なうことが可能な BBPROM 化かいて、一部を紫外線を透過させないしゃへい腹で包んだことにより、少なくともその部分は意図せざる紫外線の照射から情報を保護するととができるため、 類性の向上に有効である。また、例えば保持特性が優れかつ紫外線によつて消去可能な FAMOS メモリと組み合わせ、これらを同一半導体基板上に退在させて構成することにより、当該基板上のメモリエリアの一部は意図的な紫外線の限射によつて前去できるのに対して他のエリアは紫外線によつては消去されないと共に電気的に消去できるような構成にすることができるため、多様な利用法が可能となる利点を有する。

#### 4. 図面の簡単な説明


第1図はこの発明に係る半導体不揮発性記憶装置を構成するメモリセルの一例を示す断面図、第2図は他の例を示す断面図、第3図はこの発明の一実施例を示すプロック図、第4図は他の実施例を示すプロック図、第5図および第6図はそれぞれメモリセルの他の構成例を示す断面図である。


(1)・・・・'p 形シリコン基板、(4)・・・・

1.4

8108膜、(5)・・・・浮遊ゲート、(6)・・・・トンネル 8108膜、(7)・・・・制御ゲート、(8)・・・・紫外線、(9),(9a),(9b)・・・・しゃへい膜、(11),(21)・・・・メモリ、(11a),(21a)・・・・紫外線照射商去可能な第1のメモリエリア、(11b),(21b)・・・・紫外線照射商去不能な第2のメモリエリア、(12),(22a),(22b)・・・・データ入出力回路、(32)・・・・強化膜、(33)・・・・ゲート、A6~A10・・・・アトレス入力信号。

代理人 幕 野 信 一





第 4 図 ライトコントロル 回料 24b 4"-9 PEPROM \_22b 人学力 @ 84 75レス 入力 バッフォ ザコイ オーヘメモリエリア データ センス FAMOS 入公力 包 136 **7**ン7° 24a 21a

